Medienunabhängige Schnittstellen: die elektrische Seite des Ports

Zwischen dem Ethernet-MAC im Switch-ASIC oder NIC-Controller und dem Medium — Kupferpaar, Faser, Backplane — liegt eine standardisierte elektrische Schnittstelle. Die IEEE nennt diese Familie media-independent interfaces (MII): Dem MAC ist es gleichgültig, ob auf der anderen Seite ein Kupfer-PHY, ein SFP-Käfig oder ein 400G-Modul sitzt, solange die vereinbarte Schnittstelle gesprochen wird. Jede Ethernet-Generation fügte eine hinzu: MII und RMII für 10/100, GMII/RGMII/SGMII für Gigabit, XGMII/XAUI/XFI/SFI für 10G und die AUI-Familie (CAUI-4, 400GAUI-8, 800GAUI-8) für alles seitdem. Dieser Abschnitt erklärt sie aus Sicht des Transceivers — was am Käfig ankommt, was ein Kupfer-SFP emulieren muss und warum ein Port „im falschen Modus“ ein völlig intaktes Modul zurückweist.

Schichtenstapel MAC → xMII → PCS → PMA/AUI → PMD für einen Kupfer-PHY-Port, ein steckbares optisches Modul und einen Kupfer-SFP

Warum diese Aufteilung existiert

Schicht	Sitzt in	Schnittstelle zur nächsten Schicht
MAC (Framing, Adressen)	Switch-ASIC, NIC-Controller, SoC	Reconciliation-Sublayer → xMII
PCS (Kodierung: 8b/10b, 64b/66b, FEC)	ASIC/Controller bei Pluggables; PHY-Chip bei Kupfer	PMA
PMA / SerDes	ASIC-SerDes oder PHY	AUI-Lanes zum Modul oder Medium
PMD (Laser, Kupfer-Treiber)	Transceiver-Modul oder PHY-Chip	Faser / Kabel

Bei steckbarer Optik bleiben PCS und SerDes im Host; das Modul empfängt serielle Lanes (SFI, CAUI-4, 400GAUI-8) und wandelt sie in Licht um. Bei Kupfer übernimmt ein PHY-Chip PCS+PMA+PMD und spricht mit dem MAC über eine parallele (RGMII) oder serielle (SGMII) Schnittstelle. Ein Kupfer-SFP bringt diesen PHY in das Modul, sodass der Käfig SGMII oder 1000BASE-X zu ihm führen muss (SGMII und serielles Gigabit).

Die Leiter

Schnittstelle	Rate	Form	Signale	Reichweite	Definiert durch	Typischer Einsatzort
MII	10/100	4-bit parallel @ 2,5/25 MHz	16–18	cm	IEEE 802.3 Cl. 22	ältere MAC ↔ PHY
RMII	10/100	2-bit @ 50 MHz	7–9	cm	RMII Consortium	eingebettetes SoC ↔ PHY
SMII / SS-SMII	10/100	1-bit @ 125 MHz	2–3 pro Port	cm	Cisco	Multiport-PHYs
GMII	1G (+10/100)	8-bit @ 125 MHz	24+	cm	Cl. 35	MAC ↔ PHY, heute meist On-Chip
RGMII	1G (+10/100)	4-bit DDR @ 125 MHz	12	≤ 10–15 cm	HP/Marvell RGMII v1.3/2.0	SoC ↔ Kupfer-PHY bei kleinen Switches/Routern
TBI / RTBI	1G	10-bit @ 125 MHz	20+	cm	Cl. 36	MAC ↔ externer SerDes (veraltet)
1000BASE-X (SerDes)	1G	1 Lane 1,25 GBd, 8b/10b	2 Differenzpaare	50 cm+	Cl. 36/37	was ein SFP-Käfig bei 1G führt
SGMII	10/100/1000	1 Lane 1,25 GBd, 8b/10b	2 Paare (+ Takte)	50 cm+	Cisco SGMII v1.8	MAC ↔ Kupfer-PHY; MAC ↔ Kupfer-SFP
2500BASE-X	2,5G	1,25 × SGMII/1000BASE-X-Rate: 3,125 GBd	2 Paare	50 cm	de facto	2,5G-SFP, PON-Sticks
QSGMII	4 × 1G	1 Lane 5 GBd	2 Paare	50 cm	Cisco	ASIC ↔ Quad-Kupfer-PHY
USXGMII	10M–10G	1 Lane 10,3125 GBd, 64b/66b	2 Paare	30 cm	Cisco/Marvell	ASIC ↔ mGig-PHY; 10GBASE-T-SFP+
XGMII	10G	32-bit DDR @ 156,25 MHz	74	< 7 cm	Cl. 46	On-Chip
XAUI	10G	4 × 3,125 GBd, 8b/10b	8 Paare	50 cm	Cl. 47	XENPAK/X2-Module, ältere PHYs
XFI / SFI	10G	1 × 10,3125 GBd, 64b/66b	2 Paare	20–30 cm	XFP MSA / SFF-8431	XFP-/SFP+-Käfig
10GBASE-KR	10G	1 × 10,3125 GBd	2 Paare	1 m Backplane	Cl. 72	Backplanes, 10GBASE-T-PHYs
25GAUI	25G	1 × 25,78 GBd NRZ	2 Paare	C2M	Annex 109A/B	SFP28-Käfig
XLAUI / CAUI-10	40G / 100G	4 / 10 × 10,3125 GBd	8 / 20 Paare	C2C/C2M	Annex 83A/B	QSFP+ / CFP, CXP
CAUI-4	100G	4 × 25,78 GBd NRZ	8 Paare	C2M	Annex 83D/E	QSFP28-Käfig
50GAUI-2 / -1	50G	2 × 26,5625 NRZ / 1 × 26,5625 GBd PAM4	4 / 2 Paare	C2M	Annex 135B–E	SFP56
100GAUI-4 / -2 / -1	100G	4 × NRZ / 2 × 53 GBd PAM4 / 1 × 106 GBd PAM4	—	C2M	Annex 135D–G, 120G	QSFP28 (PAM4-Varianten), QSFP112
200GAUI-8 / -4 / -2	200G	8 × 26,5 PAM4 / 4 × 53 / 2 × 106	—	C2M	Annex 120C–G	QSFP56, QSFP112
400GAUI-16 / -8 / -4	400G	16 × 25 NRZ / 8 × 53 PAM4 / 4 × 106 PAM4	—	C2M	Annex 120B–G	CFP8 / QSFP-DD, OSFP / QSFP112, OSFP
800GAUI-8 / -4	800G	8 × 106 PAM4 / 4 × 212 PAM4	—	C2M	802.3df / dj	OSFP, QSFP-DD800 / OSFP224, OSFP-XD

Details: MII, RMII, GMII, RGMII, SGMII, 1000BASE-X, QSGMII, USXGMII, XGMII, XAUI, SFI und die AUI-Familie.

Wo welche sitzt

Gerät	MAC → …	… → Medium
48-Port-1G-Kupfer-Switch	ASIC → QSGMII → Quad-PHYs	PHYs → RJ45
Kleiner Router / SoC-Board	SoC → RGMII oder SGMII → PHY	PHY → RJ45; oder SoC → 1000BASE-X/SGMII → SFP-Käfig
10G/25G-Switch oder NIC-SFP+/SFP28-Port	ASIC-SerDes → SFI / 25GAUI → Käfig	Modul → Faser oder DAC
100G-QSFP28-Port	ASIC → CAUI-4 (4 × 25G) → Käfig	Modul → 4 λ oder 4 Fasern
400G-QSFP-DD-/OSFP-Port	ASIC → 400GAUI-8 (8 × 50G PAM4) → Käfig	Modul-Gearbox → 4 × 100G optisch
800G-OSFP-Port	ASIC → 800GAUI-8 (8 × 100G PAM4) → Käfig	Modul → 8 × 100G (DR8) oder 4 × 200G
Kupfer-1000BASE-T-SFP	Host 1000BASE-X oder SGMII → PHY des Moduls	PHY → RJ45
10GBASE-T-SFP+	Host SFI (10GBASE-R) → PHY des Moduls (USXGMII-Klasse)	PHY → RJ45
Multigig-RJ45-Switch-Port	ASIC → USXGMII → mGig-PHY	2,5/5/10GBASE-T

Verwaltung von PHYs vs. Modulen

	Kupfer-PHY-Chip	Steckbares Modul
Bus	MDIO/MDC (Clause 22: 5-Bit-Adresse, 32 × 16-Bit-Register; Clause 45: Geräte-/Register-Paare für 10G+)	I²C-Zweidraht (A0h/A2h, CMIS-Seiten) (Zweidraht-Schnittstelle)
Link-Status	PHY-Statusregister (Reg. 1), In-Band bei RGMII/SGMII	LOS-/LOL-Pins und -Flags, DDM
Linux-Tools	`mii-tool`, `phytool`, `ethtool` (PHY-Treiber)	`ethtool -m`, i2c-dev (NIC-Tools)
Kupfer-SFP-Besonderheit	der PHY im Inneren des Moduls ist über I²C unter einer zweiten Adresse erreichbar (z. B. 0xAC bei Modulen auf Basis des Marvell 88E1111) oder über Vendor-Seiten — MDIO getunnelt	—

Warum das für die Arbeit mit Transceivern wichtig ist

Modus des Käfigs. Ein 1G-SFP-Port kann im Modus 1000BASE-X oder SGMII arbeiten; ein Kupfer-SFP verhält sich in beiden unterschiedlich, und 10/100-Clients funktionieren nur im SGMII-Modus (oder mit einem Modul, das den Unterschied verbirgt) (SGMII und serielles Gigabit).
Rate und Kodierung. Das Modul muss die Lane-Rate und Kodierung des Hosts akzeptieren: SFI bei 10,3125 GBd, CAUI-4 bei 25,78, 400GAUI-8 PAM4 — genau das melden Compliance-Codes und CMIS-Applications (Compliance-Codes).
Wer retimt. SFP+-Module sind oft linear/limiting mit Host-seitiger Entzerrung; 25G+-Module tragen CDRs; PAM4-Module tragen DSPs; LPO-Module sind wieder linear und hängen vom SerDes des Hosts ab (CDR, DSP & LPO).
Elektrische ≠ optische Lanes. 400G-FR4 nimmt 8 elektrische Lanes entgegen und sendet 4 Wellenlängen; die Gearbox sitzt im Modul (XGMII, XAUI und die AUI-Familie).
Linux wählt die Schnittstelle aus dem EEPROM. Die SFP-Schicht des Kernels liest die Bytes 3–10, 12 und 36, um zwischen 1000BASE-X, SGMII, 2500BASE-X und 10GBASE-R zu entscheiden — ein falsches Compliance-Byte lässt ein intaktes Modul im falschen Modus linken (Memory Map).

Weiterführende Informationen

MII, RMII, GMII, RGMII — die parallelen Schnittstellen: Pins, Takte, RGMII-Delay-Modi, In-Band-Status, PHY-Verwaltung über MDIO, typische Fehler.
SGMII, 1000BASE-X, QSGMII, USXGMII — serielle Schnittstellen zu PHYs und SFP-Käfigen: Unterschiede bei der Autonegotiation, Kupfer-SFPs, 100BASE-FX, 2,5G, Multigig, wie Linux den Modus wählt.
XGMII, XAUI, XFI/SFI und die AUI-Familie — von 10G bis 800G: Lane-Anzahl, C2C vs. C2M, Compliance-Punkte, OIF-CEI-Mapping, Mapping elektrischer auf optische Lanes, retimte vs. lineare Module.

In CodingBox

Die Bytes, die CodingBox anzeigt, sind die Angabe des Moduls, welche Host-Schnittstellen es unterstützt: Compliance-Codes (1000BASE-T → SGMII-/1000BASE-X-fähiges Kupfer), nominale Bitrate, Encoding-Byte (8b/10b vs. 64b/66b vs. PAM4), CDR-Bits und CMIS-Host-Interface-IDs. Ihre Bearbeitung ändert, welche Schnittstelle der Host versucht (Check transceiver, Compliance-Codes).

Wenn Sie in diesem Artikel eine Ungenauigkeit oder einen Fehler finden, markieren Sie die betreffende Stelle und drücken Sie Ctrl+Enter, um .