XGMII, XAUI, XFI/SFI und die AUI-Familie: 10G bis 800G

Ab 10 Gigabit ist die Schnittstelle zwischen Host und Modul ein Bündel serieller Lanes, und ihr Name verrät Rate, Lane-Zahl und Modulation: SFI ist eine 10G-NRZ-Lane, CAUI-4 vier 25G-Lanes, 400GAUI-8 acht 50G-PAM4-Lanes, 800GAUI-8 acht 100G-PAM4-Lanes. Das Modul muss genau dieses Bündel annehmen, es retimen oder verstärken und auf seine optischen Lanes abbilden — deren Zahl abweichen kann. Diese Seite listet die Schnittstellen, die Unterscheidung Chip-to-Chip vs. Chip-to-Module mit ihren Compliance-Punkten, die dahinter stehenden OIF-CEI-Spezifikationen, das Mapping elektrischer auf optische Lanes und wer bei jeder Generation die Signalaufbereitung übernimmt.

10 Gigabit

Schnittstelle	Form	Wo	Anmerkungen
XGMII (Cl. 46)	32-Bit Daten + 4-Bit Steuerung je Richtung, DDR bei 156,25 MHz, 74 Signale	On-Chip zwischen MAC und PCS	≤ 7 cm; heute nicht mehr auf Boards
XAUI (Cl. 47)	4 Lanes × 3,125 GBd, 8b/10b	MAC/XGXS ↔ PHY; XENPAK-, X2-, XPAK-Module	bis 50 cm Leiterplatte; bei Modulen obsolet
RXAUI	2 × 6,25 GBd	ASIC ↔ PHY (Marvell)	pinsparendes XAUI
XFI (XFP MSA)	1 × 10,3125 GBd, 64b/66b	Host ↔ XFP	Modul enthält CDR — eine retimte Schnittstelle (XFP)
SFI (SFF-8431)	1 × 10,3125 GBd, 64b/66b	Host ↔ SFP+	Modul meist limiting oder linear ohne CDR; Entzerrung übernimmt der SerDes des Hosts; Compliance-Punkte B (Host-Ausgang), C (Modul-Ausgang), D am Host-Eingang (SFP+)
10GBASE-KR (Cl. 72)	1 × 10,3125 GBd mit Link-Training	Backplane; ASIC ↔ 10GBASE-T-PHY	AN Clause 73
USXGMII	1 × 10,3125 GBd, ratenangepasst	ASIC ↔ Multigig-PHY	SGMII und serielles Gigabit

Die „lineare“ Option von SFI trug 10GBASE-LRM: Das Modul gibt das verzerrte Multimode-Signal linear weiter, und die elektronische Dispersionskompensation (EDC) des Hosts bereinigt es — der Vorläufer der heutigen LPO-Idee.

25, 40, 50 Gigabit

Schnittstelle	Lanes	Standard	Käfig
25GAUI	1 × 25,78125 GBd NRZ	Annex 109A (C2C), 109B (C2M)	SFP28
XLAUI	4 × 10,3125 GBd	Annex 83A/B	QSFP+ (40GBASE-LR4 usw.)
XLPPI	4 × 10,3125, nicht retimte parallele physikalische Schnittstelle	Annex 86A	QSFP+ SR4/CR4 ohne CDR
50GAUI-2	2 × 26,5625 GBd NRZ	Annex 135B/C	QSFP28 (2 × 50G Breakout), SFP56 (vereinzelt)
50GAUI-1	1 × 26,5625 GBd PAM4	Annex 135D/E	SFP56, 50GBASE-SR/FR/LR-Module

100 Gigabit

Schnittstelle	Lanes	Standard	Käfig
CAUI-10	10 × 10,3125 GBd	Annex 83A/B	CFP, CXP, 100GBASE-SR10
CAUI-4	4 × 25,78125 GBd NRZ	Annex 83D (C2C), 83E (C2M)	QSFP28, CFP2/CFP4
CPPI-4	4 × 25,78, nicht retimt	Annex-86A-artig für SR4	QSFP28 SR4 ohne CDR (selten)
100GAUI-4	4 × 26,5625 GBd NRZ (mit RS-FEC(544)-Framing)	Annex 135D/E	QSFP28 im Modus 100GBASE-CR4/KR4 KP4
100GAUI-2	2 × 53,125 GBd PAM4	Annex 135F/135G (C2M)	QSFP56-100G-Lanes, 2 × 100G-Breakout, DR/FR1-Module mit 2-Lane-Hosts
100GAUI-1	1 × 106,25 GBd PAM4	Annex 120F/120G (C2M) (802.3ck)	QSFP112, OSFP 100G pro Lane, SFP112

200, 400, 800 Gigabit

Schnittstelle	Lanes	Standard	Käfig
200GAUI-8	8 × 26,5625 GBd PAM4	Annex 120B/C	QSFP-DD im 200G-Modus (selten)
200GAUI-4	4 × 53,125 GBd PAM4	Annex 120D/120E (C2M)	QSFP56, OSFP/QSFP-DD 2 × 200G
200GAUI-2	2 × 106,25 GBd PAM4	Annex 120F/G	QSFP112 2 × 200G, OSFP
400GAUI-16 (CDAUI-16)	16 × 26,5625 GBd NRZ	Annex 120B/C	CFP8
400GAUI-8 (CDAUI-8)	8 × 53,125 GBd PAM4	Annex 120D/120E (C2M)	QSFP-DD, OSFP (400G)
400GAUI-4	4 × 106,25 GBd PAM4	Annex 120F/120G (C2M)	QSFP112, OSFP 400G, halber 800G-Port
800GAUI-8	8 × 106,25 GBd PAM4	802.3df-Annexe (C2C/C2M)	OSFP, QSFP-DD800
800GAUI-4 / 1.6TAUI-8	4 / 8 × 212,5 GBd PAM4	802.3dj (in Arbeit)	OSFP224, OSFP-XD, QSFP-DD1600

C2C vs. C2M und Compliance-Punkte

	Chip-to-Chip (C2C)	Chip-to-Module (C2M)
Pfad	ASIC ↔ ASIC/PHY auf derselben Platine oder über einen Steckverbinder	ASIC → Host-Leiterplatte → Käfig-Steckverbinder → Modul-Leiterplatte → Modul-IC
Reichweite	bis zu ~25–50 cm (NRZ), bei PAM4 weniger	~10–15 cm Host-Leiterbahn + Steckverbinder
Testpunkte	TP0/TP5 an den Chip-Pins	TP1 (Host-Ausgang am Modulsteckverbinder), TP1a (nach einem Referenzkanal = Modul-Eingang), TP4 (Modul-Ausgang am Steckverbinder), TP4a (am Host-Eingang nach dem Host-Kanal)
Rolle des Moduls	—	muss die Ausgangsspezifikation bei TP4 einhalten (Augendiagramm, Jitter, TDECQ-ähnliche Kennwerte) und das Host-Signal bei TP1a mit dem festgelegten Stressed Eye tolerieren
Retiming	beide Chips retimen	Modul retimt (CDR/DSP) — oder ist linear (LPO) und verlässt sich auf den Host

Host-Boards werden gegen den C2M-Referenzkanal qualifiziert; eine lange oder verlustreiche Host-Leiterbahn (bei High-Radix-800G-Switches) ist der Grund, warum Retimer und Gearboxen auf Switch-Boards auftauchen (Im Inneren eines Switches).

OIF CEI hinter den IEEE-Annexen

OIF CEI	Rate/Modulation	IEEE-Entsprechung	Reichweitenklasse
CEI-28G-VSR	28 GBd NRZ	CAUI-4 C2M	Very Short Reach (Modul)
CEI-28G-SR / -MR / -LR	28 GBd NRZ	CAUI-4 C2C / Backplane	Short/Medium/Long (Backplane)
CEI-56G-VSR-PAM4	56 GBd PAM4	400GAUI-8 / 200GAUI-4 C2M	Modul
CEI-56G-MR/LR-PAM4	56 GBd PAM4	Klasse 200GBASE-KR4	Backplane
CEI-112G-VSR-PAM4	112 GBd PAM4	400GAUI-4 / 800GAUI-8 C2M	Modul
CEI-112G-XSR / -MR / -LR	112 GBd PAM4	Die-to-Die / C2C / Backplane	—
CEI-112G-Linear-PAM4	112 GBd PAM4	LPO-Host-Schnittstelle	Modul, linear
CEI-224G (in Arbeit)	224 GBd PAM4	800GAUI-4 / 1.6TAUI-8	—

OIF veröffentlicht die elektrischen Hüllkurven; IEEE-Annexe verweisen darauf oder stimmen sich mit ihnen ab.

Elektrische Lanes vs. optische Lanes

Modul	Elektrisch (Host)	Optisch (Leitung)	Umsetzung im Modul
10GBASE-LR SFP+	1 × 10G	1 λ × 10G	keine
40GBASE-LR4	4 × 10G	4 λ × 10G	keine (WDM-Mux)
100GBASE-SR4 / LR4	4 × 25G NRZ	4 Fasern / 4 λ × 25G	keine
100GBASE-DR / FR1 / LR1	4 × 25G NRZ	1 λ × 100G PAM4	Gearbox + PAM4-DSP (4:1)
100G bei QSFP112 (100GAUI-1)	1 × 100G PAM4	1 × 100G PAM4	nur Retiming
200GBASE-FR4	4 × 50G PAM4	4 λ × 50G PAM4	Retiming
400GBASE-DR4 / FR4	8 × 50G PAM4	4 Fasern / 4 λ × 100G PAM4	Gearbox 2:1 im DSP
400GBASE-SR8	8 × 50G PAM4	8 Fasern × 50G PAM4	Retiming
400G bei 400GAUI-4-Hosts	4 × 100G PAM4	4 × 100G PAM4	Retiming (oder LPO linear)
800G-DR8 / 2×FR4	8 × 100G PAM4	8 Fasern / 2 × 4 λ × 100G	Retiming
800G-DR4 (200G/λ)	8 × 100G PAM4	4 × 200G PAM4	Gearbox 2:1
1.6T-DR8 (OSFP224)	8 × 200G PAM4	8 × 200G PAM4	Retiming

Die Gearbox ist der Grund, warum ein 400G-DR4-Modul 8–10 W aufnimmt und ein 400G-SR8 weniger, und warum CMIS pro Applikation getrennte Host- und Medien-Interface-IDs führt (CMIS).

Wer die Signalaufbereitung übernimmt

Generation	Im Modul	Am Host
10G SFP+ (SFI)	Limiting-Verstärker oder linearer TIA; bei den meisten kein CDR	SerDes mit CTLE-/DFE-Entzerrung; EDC für LRM
10G XFP (XFI)	CDR	einfacher SerDes
25G SFP28, 100G QSFP28	CDR bei Tx und Rx (umgehbar: SFF-8636 Byte 98/99)	SerDes FFE/DFE; Pre-Emphasis programmierbar in den Steuerbytes des Moduls (SFF-8636 Page 03h 234–241: Rx-Ausgangsamplitude/-Emphasis, Tx-Eingangsentzerrung)
PAM4 200G–800G	DSP-Retimer mit FFE/DFE/MLSE; hostseitige Entzerrer-Einstellungen über CMIS (Page 10h/11h Tx-Eingangs-EQ, Rx-Ausgangsamplitude/Pre-Cursor/Post-Cursor)	SerDes-DSP
LPO 400G/800G	linearer Treiber und TIA, kein DSP	der SerDes-DSP des Switch-ASICs kompensiert den gesamten Kanal; der Host muss LPO-fähig und direkt angebunden sein (DSP & LPO)
Retimte vs. lineare AEC-/ACC-Kabel	AEC: DSP im Stecker; ACC: linearer Verstärker	wie oben (Kabelinnenleben)

Steuerung von Ratenwahl und CDR-Bypass: Rate- und Applikationswahl, CDR.

In CodingBox

Bei SFF-8636-Modulen zeigt CodingBox die CDR-Present-Bits, die Rate-Select-Fähigkeit und die Entzerrungs-/Emphasis-Steuerbytes; bei CMIS-Modulen die Applikationstabelle mit Host-Interface-IDs (CAUI-4, 400GAUI-8, 100GAUI-1…) gegenüber Media-Interface-IDs — die Angabe, anhand derer ein Host Lane-Zahl und Modulation wählt. Ein Modul, das nur 400GAUI-8 meldet, läuft auf einem 400GAUI-4-Port (QSFP112-Klasse) nicht, wie gut seine Optik auch sein mag (Check transceiver, CMIS-Upper-Pages).

Wenn Sie in diesem Artikel eine Ungenauigkeit oder einen Fehler finden, markieren Sie die betreffende Stelle und drücken Sie Ctrl+Enter, um .