Wnętrze przełącznika: ASIC, SerDes, grupy portów, control plane

Port przełącznika to ostatni przystanek przed transceiverem, a o większości tego, co wolno robić modułowi — jakie szybkości, czy działa breakout, ile portów może jednocześnie pracować przy 25G, jak szybko odpytywany jest DDM — decyduje krzem i firmware stojące za tym portem. Ta strona otwiera skrzynkę: ASIC przekazujący i jego SerDes, sposób grupowania linii w porty, co płaszczyzna sterowania robi z magistralą dwuprzewodową, i skąd bierze się zasilanie oraz ciepło dla optyki.

Trzy płaszczyzny

Płaszczyzna danych jest szybka i głupia; płaszczyzna sterowania jest wolna i podejmuje decyzje. Dlatego moduł może być elektrycznie bez zarzutu, a mimo to „nieobsługiwany”: CPU powiedziało nie (Co robi host).

SerDes i linie

Każdy port to wiązka linii SerDes z ASIC-a. Przepływność przypadająca na linię jest cechą generacji układu:

Moduł potrzebuje przepływności linii, jaką SerDes potrafi wytworzyć. Port z SerDes 25G steruje modułem 10G tylko wtedy, gdy SerDes obsługuje też niższą przepływność (większość obsługuje); linii 50G-PAM4 nie da się na części układów zwolnić do linii 25G-NRZ — stąd „ten port nie obsługuje 25G” (Generacje Ethernetu).

Grupy portów i ograniczenia szybkości

SerDes są zorganizowane w quady (grupy czterech linii współdzielących zegar/PLL). Konsekwencje:

• Grupy szybkości — na wielu platformach 25G wszystkie cztery porty SFP28 jednego quada muszą pracować albo przy 10G, albo przy 25G; mieszanie jest odrzucane albo po cichu obniża szybkość (Szybkość i przepływność).
• Breakout — cztery linie portu QSFP mogą stać się czterema portami tylko wtedy, gdy pozwalają na to ASIC i mapowanie PHY portu; często tylko niektóre porty (albo co drugi port) mogą wejść w breakout, a jego włączenie wyłącza sąsiedni port (Breakout i okablowanie MPO).
• FEC dla grupy portów — tryb FEC bywa współdzielony w obrębie grupy.
• Uplinki z oversubskrypcją — część konstrukcji multipleksuje więcej linii panelu czołowego, niż ma ASIC, więc nie wszystkie porty mogą jednocześnie pracować z pełną przepływnością.

Te reguły dla poszczególnych portów wymienia podręcznik sprzętowy platformy; w module nie są widoczne.

PHY, retimery i gearboxy na płytce

Między ASIC-iem a klatką może znajdować się PHY (dla portów RJ45), retimer (żeby oczyścić sygnał na długich ścieżkach PCB w obudowach o wysokiej gęstości portów), gearbox (np. 2 × 50G linii ASIC ↔ 4 × 25G linii modułu w części konstrukcji 100G) albo silnik MACsec. Każdy z nich dodaje opóźnienie i własne ograniczenia szybkości/FEC, i każdy to kolejne miejsce, gdzie linia może zostać źle skonfigurowana. To, czy port jest „podłączony bezpośrednio do ASIC-a”, ma znaczenie dla optyki LPO, która potrzebuje własnego korektora ASIC-a, żeby dosięgnąć modułu (Modulacja i DSP).

Płaszczyzna sterowania i magistrala dwuprzewodowa

• CPU dociera do EEPROM modułów przez multipleksery I²C (jedna magistrala na port albo na grupę), często przez CPLD/FPGA, który obsługuje też piny obecności, LPMode, resetu i przerwania (Interfejs dwuprzewodowy).
• Uruchamianie to sekwencja programowa: wykrycie → odczyt danych identyfikacyjnych → walidacja → zasilenie → konfiguracja linii → włączenie Tx → odpytywanie DDM; wydania NOS różnią się tym, jak dokładnie implementują CMIS (Problemy z CMIS).
• Odpytywanie DDM jest planowane przez CPU — zwykle co kilka sekund do minuty; setki portów dzielą jedno CPU zarządzania, więc intensywne odpytywanie SNMP może je spowolnić (Odczyt DDM narzędziami).
• Polityka (białe listy, errdisable, nadpisania dla innych producentów) to czysty kod płaszczyzny sterowania (Jak każdy NOS weryfikuje moduł).

Zasilanie i chłodzenie dla optyki

Bufory, przekazywanie i ich związek z optyką

Prawie żaden — poza tym, że mechanizmy przeciążenia (PFC, ECN) wchodzą w interakcję z błędami łącza: port odrzucający ramki z powodu CRC wygląda dla storage'u i RDMA jak przeciążenie (Ethernet bezstratny). O roli przełącznika decyduje przepustowość przekazywania (Tb/s), rozmiar buforów i rozmiar tablic (Role i topologie), nie jego optyka.

Merchant silicon kontra układ własny, otwarty kontra zamknięty NOS

Krajobraz systemów NOS i ich zachowania wobec optyki: Sieciowe systemy operacyjne.

W CodingBox

Decyzje przełącznika zapadają na podstawie bajtów danych identyfikacyjnych modułu, i to właśnie one CodingBox pokazuje i edytuje: kody przepływności i aplikacje, jakie musi obsługiwać SerDes, klasę mocy względem klatki, złącze i technologię dla ścieżki PHY portu (Check transceiver, EEPROM editor).

Wiązki linii, jakie SerDes przekazuje do klatki — SFI, 25GAUI, CAUI-4, 400GAUI-8, 800GAUI-8 — wraz z punktami zgodności C2M i mapowaniem linii: XGMII, XAUI i rodzina AUI; cała drabinka od MII do AUI: Interfejsy niezależne od nośnika.

Jak te elementy są pakowane — stałe, kasetowe z kartami liniowymi i fabric, stakowalne, przemysłowe, white-box — wraz z kierunkiem przepływu powietrza i redundancją: Klasy przełączników i formaty obudowy; jak nazywa się porty, gdy obudowa trafi już do szafy: Nazewnictwo portów i diody LED.