XGMII, XAUI, XFI/SFI i rodzina AUI: od 10G do 800G

Od 10 gigabitów wzwyż interfejs między hostem a modułem to pakiet linii szeregowych, a jego nazwa mówi wprost o szybkości, liczbie linii i modulacji: SFI to jedna linia 10G NRZ, CAUI-4 — cztery linie 25G, 400GAUI-8 — osiem linii 50G PAM4, 800GAUI-8 — osiem linii 100G PAM4. Moduł musi przyjąć dokładnie ten pakiet, poddać go retimingowi lub wzmocnić, i zmapować go na swoje linie optyczne — których liczba może być inna. Ta strona wymienia interfejsy, rozróżnienie chip-to-chip a chip-to-module wraz z punktami zgodności, stojące za nimi specyfikacje OIF CEI, mapowanie linii elektrycznych na optyczne oraz to, kto w każdej generacji odpowiada za kondycjonowanie sygnału.

10 gigabitów

Interfejs	Forma	Gdzie	Uwagi
XGMII (Cl. 46)	32-bitowe dane + 4-bitowa kontrola w każdą stronę, DDR przy 156,25 MHz, 74 sygnały	on-chip między MAC a PCS	≤ 7 cm; dziś nieobecny na płytkach
XAUI (Cl. 47)	4 linie × 3,125 GBd, 8b/10b	MAC/XGXS ↔ PHY; moduły XENPAK, X2, XPAK	do 50 cm na PCB; przestarzały dla modułów
RXAUI	2 × 6,25 GBd	ASIC ↔ PHY (Marvell)	XAUI oszczędzający piny
XFI (XFP MSA)	1 × 10,3125 GBd, 64b/66b	host ↔ XFP	moduł zawiera CDR — interfejs retimowany (XFP)
SFI (SFF-8431)	1 × 10,3125 GBd, 64b/66b	host ↔ SFP+	moduł zwykle ograniczający (limiting) lub liniowy bez CDR; korekcję wykonuje SerDes hosta; punkty zgodności B (wyjście hosta), C (wyjście modułu), D na wejściu hosta (SFP+)
10GBASE-KR (Cl. 72)	1 × 10,3125 GBd z treningiem łącza	backplane; ASIC ↔ PHY 10GBASE-T	AN Clause 73
USXGMII	1 × 10,3125 GBd, z adaptacją szybkości	ASIC ↔ PHY multigig	SGMII i szeregowy gigabit

„Liniowa” opcja SFI obsługiwała 10GBASE-LRM: moduł przekazuje zniekształcony sygnał wielomodowy liniowo, a elektroniczna kompensacja dyspersji (EDC) po stronie hosta go oczyszcza — to przodek dzisiejszej idei LPO.

25, 40, 50 gigabitów

Interfejs	Linie	Standard	Klatka
25GAUI	1 × 25,78125 GBd NRZ	Annex 109A (C2C), 109B (C2M)	SFP28
XLAUI	4 × 10,3125 GBd	Annex 83A/B	QSFP+ (40GBASE-LR4 itd.)
XLPPI	4 × 10,3125, nieretimowany równoległy interfejs fizyczny	Annex 86A	QSFP+ SR4/CR4 bez CDR
50GAUI-2	2 × 26,5625 GBd NRZ	Annex 135B/C	QSFP28 (breakout 2 × 50G), SFP56 (niektóre)
50GAUI-1	1 × 26,5625 GBd PAM4	Annex 135D/E	SFP56, moduły 50GBASE-SR/FR/LR

100 gigabitów

Interfejs	Linie	Standard	Klatka
CAUI-10	10 × 10,3125 GBd	Annex 83A/B	CFP, CXP, 100GBASE-SR10
CAUI-4	4 × 25,78125 GBd NRZ	Annex 83D (C2C), 83E (C2M)	QSFP28, CFP2/CFP4
CPPI-4	4 × 25,78, nieretimowany	w stylu Annex 86A dla SR4	QSFP28 SR4 bez CDR (rzadkie)
100GAUI-4	4 × 26,5625 GBd NRZ (z ramkowaniem RS-FEC(544))	Annex 135D/E	QSFP28 w trybie 100GBASE-CR4/KR4 KP4
100GAUI-2	2 × 53,125 GBd PAM4	Annex 135F/135G (C2M)	linie 100G QSFP56, breakout 2 × 100G, moduły DR/FR1 z hostami 2-liniowymi
100GAUI-1	1 × 106,25 GBd PAM4	Annex 120F/120G (C2M) (802.3ck)	QSFP112, OSFP 100G na linię, SFP112

200, 400, 800 gigabitów

Interfejs	Linie	Standard	Klatka
200GAUI-8	8 × 26,5625 GBd PAM4	Annex 120B/C	QSFP-DD w trybie 200G (rzadkie)
200GAUI-4	4 × 53,125 GBd PAM4	Annex 120D/120E (C2M)	QSFP56, OSFP/QSFP-DD 2 × 200G
200GAUI-2	2 × 106,25 GBd PAM4	Annex 120F/G	QSFP112 2 × 200G, OSFP
400GAUI-16 (CDAUI-16)	16 × 26,5625 GBd NRZ	Annex 120B/C	CFP8
400GAUI-8 (CDAUI-8)	8 × 53,125 GBd PAM4	Annex 120D/120E (C2M)	QSFP-DD, OSFP (400G)
400GAUI-4	4 × 106,25 GBd PAM4	Annex 120F/120G (C2M)	QSFP112, OSFP 400G, połowa portu 800G
800GAUI-8	8 × 106,25 GBd PAM4	aneksy 802.3df (C2C/C2M)	OSFP, QSFP-DD800
800GAUI-4 / 1.6TAUI-8	4 / 8 × 212,5 GBd PAM4	802.3dj (w toku)	OSFP224, OSFP-XD, QSFP-DD1600

C2C a C2M i punkty zgodności

	Chip-to-chip (C2C)	Chip-to-module (C2M)
Ścieżka	ASIC ↔ ASIC/PHY na tej samej płytce lub przez złącze	ASIC → PCB hosta → złącze klatki → PCB modułu → układ modułu
Zasięg	do ~25–50 cm (NRZ), mniej przy PAM4	~10–15 cm ścieżki hosta + złącze
Punkty testowe	TP0/TP5 na wyprowadzeniach układu	TP1 (wyjście hosta przy złączu modułu), TP1a (po kanale referencyjnym = wejście modułu), TP4 (wyjście modułu przy złączu), TP4a (na wejściu hosta po kanale hosta)
Rola modułu	—	musi spełniać specyfikację wyjścia w TP4 (oko, jitter, metryki typu TDECQ) i tolerować na wejściu TP1a sygnał hosta z określonym zniekształconym okiem testowym
Retiming	retimingiem zajmują się oba układy	moduł retimuje (CDR/DSP) — albo jest liniowy (LPO) i polega na hoście

Płytki hosta są kwalifikowane względem kanału referencyjnego C2M; długa lub stratna ścieżka hosta (przełączniki 800G o wysokim radix) to powód, dla którego na płytkach przełączników pojawiają się retimery i gearboxy (Wnętrze przełącznika).

OIF CEI za aneksami IEEE

OIF CEI	Szybkość / modulacja	Odpowiednik IEEE	Klasa zasięgu
CEI-28G-VSR	28 GBd NRZ	CAUI-4 C2M	bardzo krótki zasięg (moduł)
CEI-28G-SR / -MR / -LR	28 GBd NRZ	CAUI-4 C2C / backplane	krótki / średni / długi (backplane)
CEI-56G-VSR-PAM4	56 GBd PAM4	400GAUI-8 / 200GAUI-4 C2M	moduł
CEI-56G-MR/LR-PAM4	56 GBd PAM4	klasa 200GBASE-KR4	backplane
CEI-112G-VSR-PAM4	112 GBd PAM4	400GAUI-4 / 800GAUI-8 C2M	moduł
CEI-112G-XSR / -MR / -LR	112 GBd PAM4	die-to-die / C2C / backplane	—
CEI-112G-Linear-PAM4	112 GBd PAM4	interfejs hosta LPO	moduł, liniowy
CEI-224G (w toku)	224 GBd PAM4	800GAUI-4 / 1.6TAUI-8	—

OIF publikuje obwiednie elektryczne; aneksy IEEE odwołują się do nich lub są z nimi zgodne.

Linie elektryczne a linie optyczne

Moduł	Elektryczne (host)	Optyczne (linia)	Konwersja w module
10GBASE-LR SFP+	1 × 10G	1 λ × 10G	brak
40GBASE-LR4	4 × 10G	4 λ × 10G	brak (multiplekser WDM)
100GBASE-SR4 / LR4	4 × 25G NRZ	4 światłowody / 4 λ × 25G	brak
100GBASE-DR / FR1 / LR1	4 × 25G NRZ	1 λ × 100G PAM4	gearbox + DSP PAM4 (4:1)
100G na QSFP112 (100GAUI-1)	1 × 100G PAM4	1 × 100G PAM4	tylko retiming
200GBASE-FR4	4 × 50G PAM4	4 λ × 50G PAM4	retiming
400GBASE-DR4 / FR4	8 × 50G PAM4	4 światłowody / 4 λ × 100G PAM4	gearbox 2:1 w DSP
400GBASE-SR8	8 × 50G PAM4	8 światłowodów × 50G PAM4	retiming
400G na hostach 400GAUI-4	4 × 100G PAM4	4 × 100G PAM4	retiming (lub liniowo przez LPO)
800G-DR8 / 2×FR4	8 × 100G PAM4	8 światłowodów / 2 × 4 λ × 100G	retiming
800G-DR4 (200G/λ)	8 × 100G PAM4	4 × 200G PAM4	gearbox 2:1
1.6T-DR8 (OSFP224)	8 × 200G PAM4	8 × 200G PAM4	retiming

To gearbox sprawia, że moduł 400G-DR4 pobiera 8–10 W, a 400G-SR8 mniej, i dlatego CMIS wymienia osobne identyfikatory interfejsu host i media dla każdej aplikacji (CMIS).

Kto kondycjonuje sygnał

Generacja	W module	Po stronie hosta
10G SFP+ (SFI)	wzmacniacz ograniczający lub liniowy TIA; w większości brak CDR	SerDes z korekcją CTLE/DFE; EDC dla LRM
10G XFP (XFI)	CDR	zwykły SerDes
25G SFP28, 100G QSFP28	CDR na Tx i Rx (można obejść: SFF-8636 bajty 98/99)	SerDes FFE/DFE; preemfaza programowalna w bajtach kontrolnych modułu (SFF-8636 strona 03h 234–241: amplituda/emfaza wyjścia Rx, korekcja wejścia Tx)
PAM4 200G–800G	retimer DSP z FFE/DFE/MLSE; ustawienia korektora po stronie hosta przez CMIS (strona 10h/11h EQ wejścia Tx, amplituda/pre-cursor/post-cursor wyjścia Rx)	SerDes DSP
LPO 400G/800G	liniowy driver i TIA, bez DSP	SerDes DSP w ASIC przełącznika kompensuje cały kanał; host musi obsługiwać LPO i być podłączony bezpośrednio (DSP i LPO)
Kable AEC/ACC: retimowane a liniowe	AEC: DSP we wtyku; ACC: wzmacniacz liniowy	jak wyżej (Budowa kabla)

Wybór szybkości i sterowanie obejściem CDR: Wybór szybkości i aplikacji, CDR.

W CodingBox

Dla modułów SFF-8636 CodingBox pokazuje bity obecności CDR, możliwość wyboru szybkości oraz bajty kontrolne korekcji/emfazy; dla modułów CMIS — tabelę aplikacji z identyfikatorami interfejsu hosta (CAUI-4, 400GAUI-8, 100GAUI-1…) zestawionymi z identyfikatorami interfejsu media — deklarację, na podstawie której host dobiera liczbę linii i modulację. Moduł deklarujący wyłącznie 400GAUI-8 nie uruchomi się na porcie 400GAUI-4 (klasy QSFP112), niezależnie od jakości jego optyki (Check transceiver, Górne strony CMIS).

Jeśli znajdziesz nieścisłość lub błąd w tym materiale, zaznacz odpowiedni fragment i naciśnij Ctrl+Enter, aby .