MII, RMII, GMII, RGMII: parallelle interfaces naar de PHY

De parallelle mediaonafhankelijke interfaces verbinden een MAC met een koperen PHY-chip over enkele centimeters PCB, in routers, kleine switches, accesspoints, industriële controllers en elk embedded board met een RJ45. Ze bereiken nooit een transceivercage, maar zijn wel het referentiepunt voor alles wat dat doet: SGMII is ‘geserialiseerde GMII’, XGMII is ‘GMII op 10G’ en de PHY in een koperen SFP spreekt er intern een van. Deze pagina beschrijft pinnen, klokken en timing voor MII, RMII, GMII en RGMII, het RGMII-vertragingsprobleem, in-bandstatus, MDIO-beheer en de storingen die elke interface veroorzaakt.

MII (IEEE 802.3 Clause 22)

Komt nog voor op microcontrollers en FPGA's; voor het aantal pinnen vervangen door RMII.

RMII (RMII Consortium spec v1.2)

De topologie met referentieklok van 50 MHz is de klassieke RMII-fout: een PHY die een externe klok verwacht terwijl de SoC verwacht dat de PHY die aanstuurt, geeft een dode interface met een gezonde link-LED.

GMII (Clause 35)

Tegenwoordig vooral een on-chip- of FPGA-interface; RGMII nam op boards zijn plaats in.

RGMII (Reduced GMII, HP/Marvell specification v1.3 en v2.0)

Het vertragingsprobleem

RGMII vereist dat de klok 1,5–2,0 ns na de dataflanken bij de ontvanger arriveert (setup/hold-venster). Dit kan op drie manieren:

De vertraging tweemaal toevoegen (PCB en PHY) of helemaal niet geeft de kenmerkende RGMII-storing: link up bij 1G met CRC-fouten of zonder verkeer, terwijl 100M werkt (100M heeft een periode van 40 ns en verdraagt de skew). Los dit op door het vertragingsregister van de PHY of de phy-mode te wijzigen.

In-bandstatus

Wanneer de interface inactief is, stuurt de PHY link, snelheid en duplex op RXD[3:0], zodat de MAC zijn klokdeler zonder MDIO-leesactie kan herconfigureren: RXD[0] link, RXD[2:1] snelheid (00 = 10, 01 = 100, 10 = 1000), RXD[3] duplex. Sommige MAC's negeren dit en gebruiken MDIO-polling; niet-overeenkomende verwachtingen geven een link die op de PHY up en op de MAC down is.

TBI en RTBI

Ten-Bit Interface: de 8b/10b-gecodeerde 1000BASE-X-symbolen (10 bits bij 125 MHz, RTBI met 5 bits bij DDR) tussen een MAC/PCS en een externe SerDes of optische PHY. Verouderd op boards; zijn seriële opvolger is 1000BASE-X/SGMII (SGMII & seriële gigabit).

Vergelijking

PHY-beheer: MDIO/MDC

Dit verschilt van insteekmodules, die via I²C en niet MDIO worden beheerd (Tweedraadsinterface). De interne PHY van een koperen SFP is de uitzondering: bij veel ontwerpen zijn zijn MDIO-registers via I²C op een secundair adres door de module bereikbaar. Zo stellen fabrikanten 10/100-terugval en autonegotiatiegedrag in.

Gangbare PHY's en hun interfaces

Storingen per interface

In CodingBox

Niets op deze pagina loopt via de EEPROM van de module, behalve de koperen SFP, waarvan de interne PHY (doorgaans een onderdeel uit de 88E1111-klasse) zich achter dezelfde I²C bevindt die CodingBox leest. Wanneer een koperen module op 1G werkt maar niet op 10/100, ligt het antwoord in de configuratie van die PHY en de SGMII/1000BASE-X-modus van de host, niet in de identiteitsbytes van A0h (Koper en DAC, SGMII & seriële gigabit).