Types de ports et cages : ce qui va où

Une face avant mélange des prises RJ45, des cages de la famille SFP, des cages de la famille QSFP et parfois un port combo ou un emplacement de module. Quel transceiver va dans quelle cage relève surtout de la compatibilité mécanique ascendante au sein d’une famille ; que cela fonctionne ensuite dépend du SerDes derrière la cage et de la politique du NOS. Cette page est la matrice forme-et-fonction, avec les adaptateurs, les ports combo et les règles de groupe de ports qui piègent les gens.

Familles de cages

La compatibilité mécanique est nécessaire, mais pas suffisante : la liste des optiques prises en charge par la plateforme décide du reste (Matrices de compatibilité).

Ports RJ45 et modules cuivre

Les ports RJ45 intégrés ont un PHY sur la carte et négocient 10/100/1000 (ou 2,5/5/10G sur les ports multigig). Un SFP cuivre (1000BASE-T, 10GBASE-T) met ce PHY à l’intérieur du module ; il consomme plus qu’une optique, peut manquer de DDM, et les modules SFP+ 10GBASE-T dépassent souvent la classe de puissance 1,5 W de la cage (Ethernet cuivre et DAC).

Ports combo

Un port combo associe une prise RJ45 et une cage SFP sur un seul port de commutateur : une seule est active. Les règles varient : certaines plateformes préfèrent le SFP quand un module est présent, d’autres ont besoin d’une configuration media-type. Symptôme : une optique insérée dans un port combo ne fait rien parce que le côté RJ45 est actif.

Adaptateurs

Un adaptateur présente à l’hôte l’identité du module qu’il contient ; l’hôte doit accepter à la fois l’adaptateur (s’il a un EEPROM) et le module.

Ports d’éclatement

Une cage 4 voies ou 8 voies peut être configurée en plusieurs ports logiques quand l’optique est parallèle (SR4, DR4, PSM4, CR4 DAC) et que le mappage ASIC/PHY le permet. Contraintes courantes :

• seuls certains ports (souvent les N premiers ou derniers, ou un port sur deux) peuvent s’éclater ;
• l’éclatement peut désactiver le port voisin ;
• les ports enfants héritent d’un mode FEC ou l’exigent ; tous les enfants tournent à la même vitesse ;
• les modules CMIS doivent annoncer l’application d’éclatement (CMIS).

Côté câblage : Éclatement et câblage MPO ; syntaxe de configuration : Recettes de configuration des ports.

Groupes de vitesse et règles de vitesse mixte

Lisez une bonne fois le guide d’installation matérielle de la plateforme ; cela évite des heures de « le module est bon, pourquoi ça ne s’établit pas » (Vitesse et débit).

Modules d’uplink et emplacements d’extension

Les commutateurs de campus acceptent souvent un module d’uplink amovible (4 × SFP+, 2 × QSFP28…) avec son propre PHY/retimer et sa propre liste d’optiques prises en charge ; les commutateurs empilables ont des ports de stacking qui n’acceptent que des câbles de stacking ou des DAC spécifiques (Ports et uplinks).

Check-list forme-et-fonction

1. Famille et génération de cage → quels modules rentrent et quels débits le SerDes peut atteindre.
2. Règles de groupe de ports → si les voisins contraignent la vitesse.
3. Capacité d’éclatement de ce port spécifique.
4. Classe de puissance de la cage face à celle du module.
5. Politique du NOS → liste prise en charge ou dérogation (Comment chaque NOS valide un module).
6. Identité du module cohérente avec tout ce qui précède (Check transceiver).

Dans CodingBox

Les octets d’identité vous disent ce qu’est un module ; les règles de cage et de plateforme ci-dessus vous disent où il peut aller. CodingBox lit les premiers — facteur de forme, codes de débit, classe de puissance, connecteur — afin que la vérification forme-et-fonction puisse se faire au banc avant que le module ne parte en rack (Check transceiver).

Les mêmes cages sur les cartes réseau serveur, avec la bande passante PCIe comme contrainte supplémentaire : Ports NIC, débits et PCIe ; ce qu’une cage 1G transporte électriquement et pourquoi les SFP cuivre s’en soucient : SGMII et gigabit série.

Les noms d’interface de ces cages dans chaque NOS, la notation des enfants d’éclatement et les codes LED : Nommage des ports et LED ; les ports consommés par le stacking et les liens pairs MLAG : Stacking et MLAG.