CDR — recupero di clock e dati

Un collegamento ottico seriale non porta un clock separato: il ricevitore deve recuperare il clock dal flusso di dati stesso e poi ricampionare («ritemporizzare») i bit rispetto a esso. Il circuito che fa questo è il CDR (recupero di clock e dati). Dove si trova il CDR — nell’host o dentro il modulo — è una delle differenze che definiscono i fattori di forma, e i suoi bit di controllo fanno parte della memoria che CodingBox legge e codifica.

Cosa fa un CDR

1. Estrae il clock dalle transizioni di bit in ingresso con un anello ad aggancio di fase.
2. Ritemporizza i dati — ricampiona ogni bit sul fronte di clock recuperato, così il rumore di temporizzazione (jitter) accumulato lungo il percorso viene rimosso.
3. Rigenera fronti puliti verso lo stadio successivo (driver del laser sul lato Tx, SerDes dell’host sul lato Rx).

Un CDR agisce quindi come un punto di azzeramento del jitter. Ogni collegamento ha un budget di jitter condiviso tra la traccia del PCB dell’host, il connettore e il modulo; un retimer nel modulo permette al lato host di spendere la propria quota con più libertà.

Lato host o lato modulo

Questo è esattamente il motivo per cui l’SFP+ ha battuto l’XFP nello switching 10G ad alta densità, e per cui i moduli 100G lavorano più caldi di quelli 40G.

Dove vive nella memoria del modulo

SFF-8636 (QSFP+/QSFP28) — vedi SFF-8636:

CMIS (QSFP-DD, OSFP, QSFP112) — la pagina 01h dichiara il supporto CDR Tx/Rx e se il bypass è controllabile; la pagina 10h contiene i controlli di abilitazione (bypass) del CDR Tx/Rx per lane, e la macchina a stati del percorso dati non raggiunge activated se un CDR richiesto non riesce ad agganciarsi (Problemi CMIS).

SFF-8472 (SFP/SFP+/SFP28) — nessun controllo CDR standard; il CDR del modulo (se presente) è gestito internamente. Il meccanismo correlato visibile all’host è la selezione del rate, che commuta la larghezza di banda del ricevitore tra gruppi di rate.

Perché è importante in pratica

• Moduli multi-rate. Un CDR si aggancia a un intervallo di rate. Un modulo 25G usato a 10G, o un QSFP28 100G scomposto (breakout) in 4×10G, deve avere un CDR che supporta il rate più basso — oppure l’host deve metterlo in bypass (byte 98 / CMIS). «Funziona a 25G, morto a 10G» di solito è questo.
• Perdita di aggancio come diagnostica. I flag LOL significano che il CDR non riesce a recuperare un clock: segnale troppo degradato, rate sbagliato, o nessun segnale — verificare la potenza Rx e le impostazioni di rate prima di sospettare il modulo (Livelli DDM).
• Potenza e latenza. Ogni retimer costa potenza (da decine a centinaia di mW a 25G; watt per i DSP PAM4) e aggiunge latenza. I collegamenti DAC corti e le fabric sensibili alla latenza spesso funzionano con il CDR in bypass.
• Coerenza della codifica. Quando si ricodifica un QSFP28, i bit di presenza del CDR (byte 129) devono corrispondere all’hardware: un host che crede che i CDR siano presenti potrebbe lasciarli abilitati a un rate che il CDR mancante o diverso non riesce a gestire. Vedi Specifiche hardware della famiglia QSFP.

In CodingBox

L’EEPROM editor nomina questi campi al passaggio del mouse — CDR presente, Controllo CDR, flag LOL, Opzioni — secondo SFF-8636 o CMIS, così è possibile leggere la configurazione CDR di un modulo, vedere se una lane ha perso l’aggancio, e mantenere i bit del CDR coerenti con l’hardware quando si codifica l’identità.

«Collegamenti a 25G, morti a 10G» e altri sintomi di blocco del rate sono trattati in Problemi di velocità, rate e modalità.

Dove si colloca il CDR tra driver, TIA e controller, e come i moduli PAM4 lo assorbono in un DSP con equalizzazione e gearbox: Elettronica del modulo, Modulazione e DSP.

Quali interfacce host si aspettano un modulo retimed (XFI, CAUI-4 C2M, AUI PAM4) e quali tollerano uno lineare (SFI, LPO): XGMII, XAUI e la famiglia AUI.